

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 08-055068

(43)Date of publication of application : 27.02.1996

(51)Int.Cl. G06F 13/00  
G06F 13/00  
G06F 9/445

(21)Application number : 06-191542

(71)Applicant : TOSHIBA CORP

(22)Date of filing : 15.08.1994


(72)Inventor : KINOSHITA HARUKI

## (54) COMMUNICATION TERMINAL EQUIPMENT

## (57)Abstract:

PURPOSE: To provide a communication terminal with which a program can be speedily updated at low cost.

CONSTITUTION: This equipment is provided for a system equipped with a down line load function to perform required processing by executing a main program(MPRG) with a CPU, to enable the exchange of data(DT) by providing a communicating means 5 for exchanging the data with a communication line and to update the MPRG by fetching the MPRG to be updated transmitted from the host side through the communication line through the communicating means and storing it in a main memory in the case of updating the MPRG. Therefore, this equipment is provided with a flash memory(FLM) 2 and a RAM 3 consisting of the main memory of a CPU 1, the FLM is divided into an area for main program and an area for backup(BA) for the unit of a memory area so as to enable batch erasure, and the CPU is provided with a processing function for fetching the received DT into the RAM of the main memory when performing down line load from the communication line, function for writing the received DT on the RAM into the BA of the FLM and function for writing the received DT in this BA into the area for main program.



## LEGAL STATUS

[Date of request for examination] 21.09.1999

[Date of sending the examiner's decision of rejection] 06.03.2001

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

\* NOTICES \*

JPO and INPIT are not responsible for any damages caused by the use of this translation.

1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

## CLAIMS

BEST AVAILABLE COPY

## [Claim(s)]

[Claim 1] While performing necessary processing by making CPU perform a main program Have the means of communications which carries out data transfer between communication lines, and transfer of data is enabled. And the main program which is transmitted through a communication line from a host side in case a main program is updated and which should be updated In the communication terminal which has the down-line-load function obtains by the down-line-load function incorporated through said means of communications, and it enabled it to update In the main memory of said CPU, package elimination of storage information is electrically possible per predetermined storage region. And while constituting from the 1st memory in which informational write-in read-out is possible, and the 2nd memory in which random access is possible and dividing said 1st memory into the field for main programs, and the field for backup in the memory area unit in which package elimination is possible The processing facility which incorporates the received data to the random access memory in main memory when performing a down-line load in said CPU from a communication line, The communication terminal characterized by preparing and constituting the function which writes the received data on random access memory in the backup area of the 1st memory, and the function which writes the received data of the backup area of this 1st memory in the field for main programs of the 1st memory.

[Claim 2] While performing necessary processing by making CPU perform a main program Have the means of communications which carries out data transfer between communication lines, and transfer of data is enabled. And the main program which is transmitted through a communication line from a host side in case a main program is updated and which should be updated In the communication terminal which has the down-line-load function obtains by the down-line-load function incorporated through said means of communications, and it enabled it to update While having the flash memory and random access memory which constitute the main memory of said CPU and dividing said flash memory into the field for main programs, and the field for backup in the memory area unit in which package elimination is possible The processing facility which incorporates the received data to the random access memory in main memory when performing a down-line load in said CPU from a communication line, The function which writes the received data on random access memory in the backup area of a flash memory, The communication terminal characterized by preparing and constituting the function which writes the received data of the backup area of this flash memory in the field for main programs of this flash memory.

[Claim 3] While performing necessary processing by making CPU perform a main program Have the means of communications which carries out data transfer between communication lines, and transfer of data is enabled. And the main program which is transmitted through a communication line from a host side in case a main program is updated and which should be updated In the communication terminal which has the down-line-load function obtains by the down-line-load function incorporated through said means of communications, and it enabled it to update It has the flash memory and random access memory which constitute the main memory of said CPU. While dividing said flash memory into the field for main programs, the field for backup, and a flag field in the memory area unit in which package elimination is possible, to said CPU The processing facility which incorporates the received data to the random access memory in main memory when performing a down-line load from a communication line, The function which writes the received data on random access memory in the backup area of a flash memory, The function which writes the received data of the backup area of this flash memory in the field for main programs of this flash memory, The communication terminal characterized by preparing and constituting the function written in and saved to the flag field of a flash memory by making into hysteresis status information information which shows that the processing was carried out in case these processings are advanced.

[Claim 4] It is the communication terminal according to claim 3 characterized by providing the function which resumes a down-line load when said CPU has the function to judge the existence of interruption of a main program update process with reference to the hysteresis status information in the flag field of said flash memory, and interruption, in advance of activation of a main program.

[Claim 5] The function to judge the existence of interruption of a main program update process in advance of activation of a main program with reference to the hysteresis status information in the flag field of said flash memory to said CPU, The function which writes these received data in the field for main programs of said flash memory when there is interruption and said received data are in the backup area of said flash memory, It is the communication terminal according to claim 3 characterized by providing the function which resumes a down-line load when there is said interruption and said received data cannot be found in said backup area.

[Claim 6] claims 2 or 3 characterized by adding the function controlled that a main program should be updated in this Brock unit when said main program considers as said configuration of a flash memory electrically blocked to the memory area unit correspondence in which package elimination is possible and a down-line load is carried out to said CPU — either — the communication terminal of a publication.

---

[Translation done.]

\* NOTICES \*

JPO and INPIT are not responsible for any damages caused by the use of this translation.

- 1.This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

---

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Industrial Application] This invention is concerned with the communication terminal which used CPU, and relates to the communication terminal of the method which downloads and updates the main program for device control from a host side especially.

[0002]

[Description of the Prior Art] the software control by using CPU (microprocessor) for the center of control and performing a program by CPU in a communication terminal in recent years, — complicated — quantity — implementation of an intelligent function can be aimed at now.

[0003] And the main program which controls a communication terminal by much more multi-functionalization of equipment or diversification of a network service has plentifully the thing which are being complicated steadily and for which a main program is updated in connection with this by the functional addition to the communication terminal under employment, program mistake (henceforth a program bug), etc.

[0004] The read-only memory which wrote in a program newer than before as the updating approach of the program (in the case of the method of ROM use) [ whether it changes by exchanging (it is hereafter called ROM) for the old ROM in a communication terminal, and ] Or use rewritable memory or a rewritable disk unit etc., and a main program is transmitted to RAM in a communication terminal through a communication line. There was a method referred to as rewritten and updating the main program on (this is hereafter called down-line load) and RAM (in the case of the download method to main memory).

[0005] When the latter concrete approach is explained, random access memory rewritable as main memory to a communication terminal It has the executive program (it is hereafter called RAM) and for starting (henceforth a boot ROM). Starting the main program which has connected the hard disk as external storage and was saved at this hard disk by activation of a boot ROM Main program reading. Since the method held by performing the main program concerned after that was taken, said down-line load was performed in this case, and renewal of a main program had been realized because a communication terminal rewrites the main program of a hard disk to this thing that carried out the down-line load.

[0006]

[Problem(s) to be Solved by the Invention] Thus, it sets to the communication terminal which carries out control action by the main program. When modification of the main program is needed, with the equipment by which the main program is ROM-ized by the Prior art, ROM in which a new main program was written is substituted. By things moreover, in the communication terminal which it has a hard disk, and a main program is read from a hard disk, and is set on RAM The main program by which the down-line load was carried out to the communication terminal by performing a down-line load through the communication line from the host side is saved from a communication terminal at a hard disk. It was common to have adopted the approach referred to as to load a main program to RAM from a hard disk by the program of a boot ROM at the time of starting of equipment, and to perform a main program on RAM.

[0007] However, there was fault which cannot perform a prompt action while the former approach needs exchange in a site and activity cost attaches it to the communication terminal under employment highly, and although the latter approach has the advantage which can carry out modification of a main program, without going to a site, since it was necessary to give the main program supporting structure, such as a hard disk, there was fault which equipment cost says becomes high.

[0008] Then, the place made into the purpose of this invention can change a main program quickly, and is to offer the communication terminal it enabled it to realize by low cost moreover.

[0009]

[Means for Solving the Problem] In order to attain the above-mentioned purpose, this invention is constituted as follows. Namely, while performing necessary processing by making CPU perform a main program Have the means of communications which carries out data transfer between communication lines, and transfer of data is enabled. And the main program which is transmitted through a communication line from a host side in case a main program is updated and which should be updated In the communication terminal which has the down-line-load function obtains by the down-line-load function incorporated through said means of communications, and it enabled it to update to the 1st While having the flash memory and random access memory which constitute the main memory of said CPU and dividing said flash memory into the field for main programs, and the field for backup in the memory area unit in which package elimination is possible The processing facility which incorporates the received data to the random access memory in main memory when performing a down-line load in said CPU from a communication line, The function which writes the received data on random access memory in the backup area of a flash memory, and the function which writes the received data of the backup area of this flash memory in the field for main programs of this flash memory were prepared and constituted.

[0010] Moreover, the 2nd is equipped with the flash memory and random access memory which constitute the main memory of said CPU. While dividing said flash memory into the field for main programs, the field for backup, and a flag field in the memory area unit in which package elimination is possible, to said CPU The processing facility which incorporates the received data to the random access memory in main memory when performing a down-line load from a communication line, The function which writes the received data on random access memory in the backup area of a flash memory, The function which writes the received data of the backup area of this flash memory in the field for main programs of this flash memory, When advancing these processings, the function written in and saved to the flag field of a flash memory was prepared and constituted by making into hysteresis status information information which shows that the processing was carried out.

[0011]

[Function] In the 1st configuration, when performing a down-line load from a communication line, CPU incorporates the received data to the random access memory in main memory. And after CPU writes the received data on random access memory in the backup area of a flash memory and backs them up, it writes the received data on the backup area of a flash memory in the field for main programs of this flash memory further.

[0012] A flash memory and random access memory constitute the main memory of CPU from this invention. Said flash memory in the memory area unit in which package elimination is possible The field for main programs, When dividing into the field for backup and performing a down-line load from a communication line Those received data are incorporated to the random access memory in main memory. These incorporated received data After writing in the backup area of a flash memory, the received data on this backup area are written in the field for main programs of this flash memory, and updating is ended. Thus, by writing received data in the field for backup of a flash memory, even if interruption of service etc. is during renewal of a program, as it is not necessary to lose updating data, resending of the updating data from a host side can be minimized.

[0013] Moreover, since a flash memory is used for main memory and it was made to make a main program hold to this flash memory, the effectiveness that external storage etc. becomes unnecessary and system cost becomes cheap is acquired.

[0014] Moreover, in the 2nd configuration, when performing a down-line load from a communication line, CPU incorporates the received

data to the random access memory in main memory. And after CPU writes the received data on random access memory in the backup area of a flash memory and backs them up, it writes the received data on the backup area of a flash memory in the field for main programs of this flash memory further. Moreover, CPU writes the hysteresis information on processing in the flag field of a flash memory for every phase of the processing at this time.

[0015] A flash memory and random access memory constitute the main memory of CPU from this invention. Said flash memory in the memory area unit in which package elimination is possible The field for main programs, When dividing into the field for backup and performing a down-line load from a communication line Those received data are incorporated to the random access memory in main memory. These incorporated received data After writing in the backup area of a flash memory, the received data on this backup area are written in the field for main programs of this flash memory, and updating is ended.

[0016] And information which shows that the processing was carried out when advancing these processings is made into hysteresis status information. Since it writes in and saves to the flag field of a flash memory, the hysteresis status information which is in a flag field at the time of starting of a system is checked. By performing either of the phases where it confirmed of which phase processing would be completed, and it was called activation of a main program, the transfer to the field for main programs of the received data of backup area, and rerun of a down-line load according to the phase Since the update process is inadequate, while being able to avoid risk of causing an overrun etc. in the case of renewal of a main program By writing received data in the field for backup of a flash memory, even if interruption of service etc. is during renewal of a program, it is necessary to cease to lose updating data, and resending of the updating data from a host side can be minimized.

[0017]

[Example] Hereafter, the example of this invention is explained with reference to a drawing. If the description of this invention is explained here, it will set to this invention. In order to make the main program which received from the host side through the communication line hold in updating a main program Do not use mass external storage, such as a hard disk drive unit, but a flash memory and random access memory (RAM) are used as main memory of CPU. Even if there is no mass external storage, it enables it to update a main program by incorporating received data to RAM and incorporating this to a flash memory further.

[0018] It is storing in read-only memory (ROM) the program which transmits the updating data at the time of a down-line load to main memory, and making CPU perform this. Activation of the processing which transmits updating data to main memory is enabled. Again When dividing said flash memory into the field for main programs, the field for backup, and a flag field in the memory area unit in which package elimination is possible and performing a down-line load from a communication line The received data are incorporated to RAM in main memory. After that The transport agent on ROM is used. To CPU the received data on random access memory It is made to control to make it write in the backup area of a flash memory, and to write the received data on this backup area in the field for main programs after that. Moreover, when advancing these processings, it was made to make the processing written in and saved to the flag field of a flash memory carry out by making into hysteresis status information information which shows that the processing was carried out.

[0019] And the hysteresis status information which is in a flag field at the time of starting of a system is checked, and it is made to perform either of the phases where it confirmed of which phase processing would have been completed, and it was called activation of a main program, the transfer to the field for main programs of the received data of backup area, and rerun of a down-line load according to the phase, and enabled it to avoid risk of causing an overrun etc. in the case of renewal of a main program, since the update process is inadequate.

[0020] Moreover, it is considering as the configuration which stores and uses a main program in this invention on a flash memory (mass semiconductor memory component which can do package elimination and writing electrically). Since a flash memory can carry out package elimination of the stored data electrically per predetermined storage area (henceforth Brock) When also updating a main program, it updates in above-mentioned Brock's unit, and as Brock without modification does not update, only Brock with the need for updating does a down-line load.

[0021] As it can update in the necessary minimum range, it enables it to perform an efficient update process by this. The transport agent of ROM is a program controlled to transmit first the received data (data which have been sent from the host side, and which should be updated) of the Brock unit in RAM to the backup area which is the empty area of a flash memory, and to actually transmit the same data block as a degree to applicable Brock of the required main program of modification.

[0022] In this system, by the down-line load, although the flash memory to constitute is made to carry out the updating storage of a receipt and the main memory, a host side to updating data In order to prevent that a system is destroyed by abnormal termination of a single string until it carries out updating storage according to interruption of service etc. working, By writing various hysteresis in the process of operation in the flag area prepared on the flash memory for every step of operation as a flag, and investigating which flag stands By using the updating data which are in the middle of of operation, and enabled it to get to know in which condition the interruption at the time of terminating abnormally occurred, and it left to the backup area in this flag and flash memory The system is protected as it can replace with the updating reconstitution of data to updating data normally at the time of abnormal termination generating under renewal of updating data.

[0023] Therefore, since it is controlling by the main program in the flash memory for main memory to once transmit the updating data of the main program received per Brock through a communication line to RAM, to perform the transport agent on ROM after that, to transmit the data block in RAM to the backup area of the flash memory for main memory, and to transmit to required Brock of modification of an actual main program after that according to this invention, the down-line load of a main program can be performed for every Brock.

[0024] This invention is explained concretely. Drawing 1 is the block diagram showing the example of a system configuration of the communication terminal of this invention. The example of the structure of a system which is using CPU for the center of control is shown, and this drawing shows main components. In drawing 1, it is the flash memory to which CPU (microprocessor) is made as for 1, and 2 is electrically made as for package elimination and writing, a part of main memory (main memory) of this CPU system is occupied, and it is CPU. It has prepared for storing the main program which 1 is made to perform. Since large capacity and read-out are comparatively high-speed, the flash memory 2 is the the best for replacement from the conventional ROM as main memory.

[0025] 3 is memory used for working area and momentary maintenance of data at the time of program execution, it is constituted by RAM (random access memory) and a part of program (data block) which received is temporarily memorized at the time of a down-line load. This RAM When carrying out the system construction of the communication terminal which uses CPU as a center, 3 is

indispensable memory, is not only for down-line loads, is positioned as a part of main memory, since it is general-purpose memory diverted also to a down-line load, does not become the cost rise of a system but can aim at the efficient activity of a memory resource.

[0026] 4 is ROM and is the read-only memory which stored the program for transmitting said data block to a flash memory 2 at the time of a down-line load etc. This ROM Although 4 becomes only for [ ROM ] down-line-load programs, since the function of a program is exclusively in a CPU system for data transfer, it is good by the memory of small capacity.

[0027] Moreover, it can take an interface with a communication line or a modem, and a host side system, other communication terminals and data, a command, etc. can be delivered [ 5 is a line control circuit, and ] and received through a communication line.

[0028] 6 is a control unit and is equipped with the key for alter operation, such as a command key and a data key. And a command etc. can be given to CPU1 by carrying out alter operation of the key of this control unit 6.

[0029] 7 is a display and CPU. A required display is performed on the basis of control by 1. Drawing 2 is an example which shows the memory area block construction of a flash memory 2, and the flash memory 2 has determined the application for the memory area as follows in the unit in which package elimination of a flash memory is possible. Namely, as the unit in which package elimination of a flash memory is possible shows drawing 2, supposing it is A1, A2-An, -An+1, and An+2 the backup area which uses n pieces from A1 to An as a data block which stores a main program, and uses An+1 at the time of a down-line load in order to hold updating data temporarily — and An+2 are considered as the configuration which uses as flag area for leaving as hysteresis in the progress situation of a down-line load.

[0030] The main program is divided into n pieces and these divided each main programs are stored in the data block 1 for n pieces from A1 to An - n in order. Since it consists of a set of the software usually divided into two or more tasks, when program correction etc. arises, in order that the set (program module) of a part of software may just correct a main program, renewal of a program is performed only by correcting one Brock also as said block structure in almost all cases.

[0031] That is, since a main program is divided into two or more tasks and is usually treated as a software module, respectively, when program correction etc. arises, it adds correction about the module for which repair is needed among each software module, and should just replace with the module.

[0032] In the case of a flash memory 2, and the memory area Since the field eliminated by carrying out field division in predetermined memory size, and being able to perform package elimination of stored data in the unit by which field division was carried out is what can write in data in order again, If it is made to double per package elimination which is divided into the module which doubled the main program with the block structure like drawing 2 and by which field division of the flash memory 2 was carried out Since updating can be substituted for eliminating the contents per package elimination of a flash memory 2, and changing for a new module, it is not necessary to update the whole and a part is only replaced, it is convenient when performing a down-line load. Moreover, it is also efficient when using the configuration and communication line of memory, if it does in this way.

[0033] In this system, by the down-line load, although the flash memory 2 to constitute is made to carry out the updating storage of a receipt and the main memory, a host side to updating data In order to prevent that a system is destroyed by abnormal termination of a single string until it carries out updating storage according to interruption of service etc. working, By which flag stands on the flag area established in the memory area of a flash memory 2 for every step of operation by writing in various hysteresis in the process of operation as a flag By using the updating data which are in the middle of of operation, and enabled it to get to know in which condition the interruption at the time of terminating abnormally occurred, and it left to the backup area in this flag and flash memory 2 The system is protected as it can replace with the updating reconstitution of data to updating data normally at the time of abnormal termination generating under renewal of updating data.

[0034] Here, actuation of a down-line load is explained to a detail with reference to the flow chart of drawing 3 and drawing 4. First, it is CPU when the updating data of a main program are received through a communication line (down-line load). 1 is once RAM about this main program that received. It writes in 3 (step 102). In the case of receiving abnormalities, it is terminated abnormally, and, thereby, it is CPU here. 1 redoes a down-line load from the start again (step 103).

[0035] It is CPU when reception is completed normally. 1 sets the flag of backup initiation as the flag area in a flash memory 2 (step 104). A flash memory 2 is ROM [ in / in this setup / a CPU system ] since internal data cannot be read in the condition of data elimination and writing. The transport agent is beforehand stored in 4 and it is this ROM. It is CPU about the transport agent of 4. It is made to carry out by performing 1. Moreover, ROM The starting program before starting activation of the updated main program besides a transport agent etc. may be included in 4.

[0036] It is CPU when a down-line load is carried out. 1 performs a transport agent and is RAM. The updating data of the main program stored in three are transmitted to the backup area of a flash memory 2 (step 105). What is necessary is just to transmit about a data block with correction, since updating data can be transmitted to backup area per data block of a flash memory 2. Storing of updating data is finished now to the backup area of a flash memory 2. This is a safety practice for carrying out as [ lose / updating data ] by interruption of service or malfunction.

[0037] A transfer is after termination and CPU normally. 1 sets a transfer flag as flag area (step 106). Next, CPU 1 writes in the updating data to the data block in a flash memory 2. This is equivalent to the formal data update process phase to the data block in a flash memory 2. Namely, CPU 1 is RAM. This read updating data is transmitted to the data block [ in / for the updating data currently held 3 / read-out and a flash memory 2 ] updated in fact (step 107). It is RAM to backup area [ in / by this / a flash memory 2 ]. It is RAM where the updating data of 3 are secured as an object for backup. The updating data of 3 can be transmitted to the data block in a flash memory 2 updated in fact.

[0038] It is CPU when a transfer is completed normally here. 1 sets an ending flag to the flag area in a flash memory 2, and completes a down-line load (step 108).

[0039] After down-line-load termination, a system is changed to main memory, it reboots, and renewal of a main program is ended. Thus, in this system, by the down-line load, although the flash memory 2 to constitute is made to carry out the updating storage of a receipt and the main memory, a host side to updating data In order to prevent that a system is destroyed by abnormal termination of a single string until it carries out updating storage according to interruption of service etc. working, In the flag area established in the memory area of a flash memory 2 for every step of operation Write in various hysteresis in the process of operation as a flag, and it enables it to get to know in which condition the interruption at the time of being in the middle of of operation, and terminating abnormally by which flag stands, occurred. By using the updating data which it left to the backup area in this flag and flash memory 2

The system is protected as it can replace with the updating reconstitution of data to updating data normally at the time of abnormal termination generating under renewal of updating data.

[0040] And it makes it possible to rise, after preventing that a system hangs up and updating it correctly by performing the next actuation to \*\*\*\*\* from the condition of this flag, when renewal of a main program has not worked.

[0041] The actuation is explained below. First, it is CPU when a power source is switched on. 1 carries out system diagnostic routine of a main program, the flag area in a flash memory 2 is checked, and it investigates whether the ending flag serves as ON. CPU It judges that the last down-line load has terminated 1 normally when an ending flag is ON as a result of checking an ending flag, and the usual program actuation by activation of the main program in the data block in a flash memory 2 is started ( drawing 4 step 202).

[0042] It is CPU when the ending flag does not turn on here. 1 judges that it was interrupted in the down-line load, and shifts to step 203. And it sets to processing at this step 203, and is CPU. 1 is once RAM about the updating data which check the transfer flag of the flag area in a flash memory 2, will judge that the update process was interrupted during renewal of a data block if this transfer flag is ON, and are in the backup area in a flash memory 2. It transmits to 3 (step 206). And it will be CPU if a transfer ends. 1 redoes the processing from step 107 anew next.

[0043] It sets to processing at step 203, and is CPU. When the transfer flag of the flag area in a flash memory 2 is OFF, it moves to processing of step 204, and 1 checks the backup flag of the flag area in a flash memory 2.

[0044] Consequently, when a backup flag is ON, it is judged that it was interrupted during backup. That is, it is RAM to the backup area in a flash memory 2. While transmitting the renewal data of three day, it is judged that the processing was interrupted. And CPU 1 terminates abnormally. In this case, it is necessary to redo the down-line load of updating data from the beginning.

[0045] In redoing a down-line load from the beginning, it requires resending of updating data of a host side. This demand is CPU automatically, when starting goes wrong. 1 carries out, or a communication terminal is operated and hand control is made to perform.

[0046] On the other hand, it is CPU when a backup flag is OFF in processing of step 204. 1 judges that the down-line load is not carried out and usually performs a program (that is, the main program in the data block in a flash memory 2 is performed).

[0047] By interruption of service etc., when a down-line load is carried out by this starting actuation, even if abnormal termination arises to every timing, an overrun can be prevented and a system can be protected certainly.

[0048] While storing in ROM the program which this example uses a flash memory and RAM for main memory as explained above, and transmits the updating data at the time of a down-line load to main memory When dividing a flash memory into the field for main programs, the field for backup, and a flag field in the memory area unit in which package elimination is possible and performing a down-line load from a communication line The received data are incorporated to RAM in main memory. After that The received data on RAM are written in the backup area of a flash memory using the transport agent on ROM. Then, the received data which are in the backup area of a flash memory by the program on ROM are written in the field for main programs. Moreover, in case these processings are advanced, it writes in the flag field of a flash memory by making into hysteresis status information information which shows that the processing was carried out, and it was made to save. And the hysteresis status information which is in a flag field at the time of starting of a system is checked, and it is made to perform either of the phases where it confirmed of which phase processing would have been completed, and it was called activation of a main program, the transfer to the field for main programs of the received data of backup area, and rerun of a down-line load according to the phase, and enabled it to avoid risk of causing an overrun etc. in the case of renewal of a main program, since the update process is inadequate.

[0049] Moreover, it could be made to perform renewal of a main program, without carrying out the down-line load of the updating data from a host-system side, when there were no abnormalities in processing in the phase to this preservation since the data which should be updated in backup area were saved. Moreover, updating data were updated in the memory area unit in which package elimination of a flash memory is possible. Therefore, since the amount of data which should be updated in updating a main program can be made into the minimum, and efficient data transfer can be performed and also updating data are performed in the memory area unit in which package elimination of a flash memory is possible, processing in the case of updating can also be carried out efficiently. Moreover, since the RAM field of main memory is used for receiving updating data, the advantage referred to as external storage etc. being unnecessary and being able to hold down system cost low is acquired.

[0050] Therefore, according to this equipment, by could carry out the system configuration cheaply and having saved backup and each operating state, can check the system destruction by the interruption of service under renewal of a system etc., and dependability can improve, and also large improvement in the maintenance nature of a communication terminal can be aimed at. In addition, without limiting to the example mentioned above, within limits which do not change the summary, this invention deforms suitably and can be carried out.

[0051]

[Effect of the Invention] As explained above, can check the system destruction by the interruption of service under renewal of a system etc. by according to this invention, could constitute the system cheaply and having saved backup and each operating state in the communication terminal which was made to update a main program etc. by the down-line load, and dependability improves, and also there is an advantage which can aim at large improvement in the maintenance nature of a communication terminal.

[Translation done.]

#### \* NOTICES \*

JPO and INPIT are not responsible for any damages caused by the use of this translation.

1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

DESCRIPTION OF DRAWINGS

---

**[Brief Description of the Drawings]**

**[Drawing 1]** It is drawing for explaining the example of this invention, and is the example which shows some CPU systems of the communication terminal of this invention.

**[Drawing 2]** Drawing in which being drawing for explaining the example of this invention, and showing the example of block construction of the flash memory applied to this invention.

**[Drawing 3]** The flow chart for being drawing for explaining the example of this invention, and explaining the down-line load of this invention.

**[Drawing 4]** The flow chart for being drawing for explaining the example of this invention, and explaining the system protected operation of this invention.

**[Description of Notations]**

- 1 — CPU
- 2 — Flash memory
- 3 — RAM
- 4 — ROM
- 5 — Line control circuit

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平8-55068

(43)公開日 平成8年(1996)2月27日

(51)Int.Cl.<sup>9</sup>

G 0 6 F 13/00

9/445

識別記号

3 5 1 H 7368-5E

3 5 4 A 7368-5E

庁内整理番号

7230-5B

F I

G 0 6 F 9/ 06

4 2 0 J

技術表示箇所

審査請求 未請求 請求項の数6 O L (全 8 頁)

(21)出願番号

特願平6-191542

(22)出願日

平成6年(1994)8月15日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 木下 晴喜

東京都日野市旭が丘3丁目1番地の1 株

式会社東芝日野工場内


(74)代理人 弁理士 鈴江 武彦

(54)【発明の名称】 通信端末装置

(57)【要約】

【目的】プログラム更新を迅速かつ安価に実現する通信端末を提供すること。

【構成】主プログラム(MPRG)をCPUに実行させて所要の処理を行うと共に、通信回線との間でデータ授受する通信手段5を有してデータ(DT)の授受を可能にし、かつ、MPRGを更新する際にはホスト側から通信回線を介して伝送される更新すべきMPRGを通信手段を介して取込んで主メモリに格納することにより行うダウンラインロード機能を有するシステムにおいて、CPU 1の主メモリを構成するフラッシュメモリ(FLM)2及びRAM 3とを備え、FLMは一括消去可能なメモリエリア単位で主プログラム用領域、バックアップ用領域(BA)に分けると共にCPUには、通信回線よりダウンラインロードを行う時にその受信DTを主メモリにおけるRAMに取り込む処理機能と、RAM上の受信DTをFLMのBAに書込む機能と、このBAの受信DTを主プログラム用領域に書込む機能とを設けて構成した。





## 【特許請求の範囲】

【請求項1】 主プログラムをCPUに実行させることにより所要の処理を行うと共に、通信回線との間でデータ授受する通信手段を有してデータの授受を可能にし、かつ、主プログラムを更新する際にはホスト側から通信回線を介して伝送される更新すべき主プログラムを、前記通信手段を介して取り込むダウンラインロード機能により得て更新できるようにしたダウンラインロード機能を有する通信端末装置において、

前記CPUのメインメモリを、所定記憶領域単位で電氣的に記憶情報の一括消去が可能で、かつ情報の書き込み読出しが可能な第1のメモリ及びランダムアクセスが可能な第2のメモリとより構成し、前記第1のメモリは一括消去可能なメモリエリア単位で主プログラム用領域、バックアップ用領域に分けると共に、

前記CPUには、通信回線よりダウンラインロードを行う時に、その受信データをメインメモリにおけるランダムアクセスメモリに取り込む処理機能と、ランダムアクセスメモリ上の受信データを、第1のメモリのバックアップエリアに書き込む機能と、この第1のメモリのバックアップエリアの受信データを、第1のメモリの主プログラム用領域に書き込む機能とを設けて構成したことを特徴とする通信端末装置。

【請求項2】 主プログラムをCPUに実行させることにより所要の処理を行うと共に、通信回線との間でデータ授受する通信手段を有してデータの授受を可能にし、かつ、主プログラムを更新する際にはホスト側から通信回線を介して伝送される更新すべき主プログラムを、前記通信手段を介して取り込むダウンラインロード機能により得て更新できるようにしたダウンラインロード機能を有する通信端末装置において、

前記CPUのメインメモリを構成するフラッシュメモリ及びランダムアクセスメモリとを備え、前記フラッシュメモリは一括消去可能なメモリエリア単位で主プログラム用領域、バックアップ用領域に分けると共に、前記CPUには、通信回線よりダウンラインロードを行う時に、その受信データをメインメモリにおけるランダムアクセスメモリに取り込む処理機能と、ランダムアクセスメモリ上の受信データを、フラッシュメモリのバックアップエリアに書き込む機能と、このフラッシュメモリのバックアップエリアの受信データを、このフラッシュメモリの主プログラム用領域に書き込む機能とを設けて構成したことを特徴とする通信端末装置。

【請求項3】 主プログラムをCPUに実行させることにより所要の処理を行うと共に、通信回線との間でデータ授受する通信手段を有してデータの授受を可能にし、かつ、主プログラムを更新する際にはホスト側から通信回線を介して伝送される更新すべき主プログラムを、前記通信手段を介して取り込むダウンラインロード機能により得て更新できるようにしたダウンラインロード機能

を有する通信端末装置において、

前記CPUのメインメモリを構成するフラッシュメモリ及びランダムアクセスメモリとを備え、前記フラッシュメモリは一括消去可能なメモリエリア単位で主プログラム用領域、バックアップ用領域、フラグ領域に分けると共に、

前記CPUには、通信回線よりダウンラインロードを行う時に、その受信データをメインメモリにおけるランダムアクセスメモリに取り込む処理機能と、ランダムアクセスメモリ上の受信データを、フラッシュメモリのバックアップエリアに書き込む機能と、このフラッシュメモリのバックアップエリアの受信データを、このフラッシュメモリの主プログラム用領域に書き込む機能と、これらの処理を進める際にその処理を実施したことを示す情報を履歴状態情報として、フラッシュメモリのフラグ領域に書き込んで保存する機能とを設けて構成したことを特徴とする通信端末装置。

【請求項4】 前記CPUには主プログラムの実行に先立ち、前記フラッシュメモリのフラグ領域にある履歴状態情報を参照して主プログラム更新処理の中断の有無を判定する機能、中断のあった時はダウンラインロードの再開を行う機能とを具備することを特徴とする請求項3記載の通信端末装置。

【請求項5】 前記CPUには主プログラムの実行に先立ち、前記フラッシュメモリのフラグ領域にある履歴状態情報を参照して主プログラム更新処理の中断の有無を判定する機能、中断のあった時は前記フラッシュメモリのバックアップエリアに前記受信データのあるときにこの受信データを前記フラッシュメモリの主プログラム用領域に書き込む機能、前記中断のあった時に前記バックアップエリアに前記受信データがないときはダウンラインロードの再開を行う機能とを具備することを特徴とする請求項3記載の通信端末装置。

【請求項6】 前記主プログラムは、フラッシュメモリの前記電氣的に一括消去可能なメモリエリア単位対応にブロック化した構成とし、また、前記CPUにはダウンラインロードを実施した際、主プログラムをこのブロック単位で更新すべく制御する機能を付加したことを特徴とする請求項2または3いずれか記載の通信端末装置。

## 【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、CPUを用いた通信端末装置にかかわり、特に装置制御用の主プログラムをホスト側からダウンロードして更新する方式の通信端末装置に関するものである。

【0002】

【従来の技術】 近年の通信端末では、制御の中枢にCPU（マイクロプロセッサ）を使用しており、プログラムをCPUにて実行させることによるソフトウェア制御によって複雑で高インテリジェントな機能の実現を図るこ

とができるようになっている。

【0003】そして、装置の一層の多機能化やネットワークサービスの多様化により、通信端末装置を制御する主プログラムは複雑化する一方であり、これに伴い、運用中の通信端末への機能追加やプログラムミス（以下プログラムバグと云う）等により、主プログラムを更新することが多々ある。

【0004】そのプログラムの更新方法としては、従来より新たなプログラムを書き込んだ読出し専用のメモリ（以下、ROMと云う）を、通信端末装置内の旧ROMと交換することにより変更するか（ROM使用の方式の場合）、または、書換可能なメモリあるいはディスク装置等を使用し、通信回線を通して主プログラムを通信端末装置内のRAMに転送し（以下、これをダウンラインロードと云う）、RAM上の主プログラムを書き換えて更新すると云う方式があった（メインメモリへのダウンロード方式の場合）。

【0005】後者の具体的な方法を説明すると、通信端末装置にはメインメモリとして書換可能なランダムアクセスメモリ（以下、RAMという）と起動用の実行プログラム（以下、ブートROMという）を有しており、外部記憶装置としてハードディスクが接続してあって、立ち上げはこのハードディスクに保存された主プログラムをブートROMの実行により主プログラム読み込み、その後当該主プログラムを実行することにより行う方式をとるので、この場合、前記ダウンラインロードを行い、通信端末装置がハードディスクの主プログラムをこのダウンラインロードしたものに書き換えることで主プログラムの更新を実現していた。

【0006】

【発明が解決しようとする課題】このように、主プログラムで制御動作を実施する通信端末装置においては、その主プログラムの変更が必要となった場合、従来の技術では主プログラムがROM化されている装置では新しい主プログラムが書き込まれたROMを差し替えことにより、また、ハードディスクを備え、主プログラムがハードディスクから読み込まれてRAM上におかれる通信端末装置では、ホスト側より、通信回線を介して通信端末装置にダウンラインロードを行い、ダウンラインロードされた主プログラムは通信端末装置からハードディスクに保存して、装置の起動時にブートROMのプログラムで主プログラムをハードディスクからRAMへロードし、RAM上で主プログラムを実行すると云った方法を採用するのが一般的であった。

【0007】しかし、前者の方法は、運用中の通信端末へは現場での交換作業が必要であり、作業コストが高くつくと共に、迅速な対応ができない不具合があり、また後者の方法は、主プログラムの変更を現場に赴くことなく実施できる利点があるものの、ハードディスクなどの主プログラム保持装置を持たせる必要があるために、装

置コストが高くなると云う不具合があった。

【0008】そこでこの発明の目的とするところは、主プログラムの変更を、迅速に行うことができ、しかも、低コストで実現できるようにした通信端末装置を提供することにある。

【0009】

【課題を解決するための手段】上記目的を達成するため、本発明はつぎのように構成する。すなわち、主プログラムをCPUに実行させることにより所要の処理を行うと共に、通信回線との間でデータ授受する通信手段を有してデータの授受を可能にし、かつ、主プログラムを更新する際にはホスト側から通信回線を介して伝送される更新すべき主プログラムを、前記通信手段を介して取り込むダウンラインロード機能により得て更新できるようにしたダウンラインロード機能を有する通信端末装置において、第1には、前記CPUのメインメモリを構成するフラッシュメモリ及びランダムアクセスメモリとを備え、前記フラッシュメモリは一括消去可能なメモリエリア単位で主プログラム用領域、バックアップ用領域に分けると共に、前記CPUには、通信回線よりダウンラインロードを行う時に、その受信データをメインメモリにおけるランダムアクセスメモリに取り込む処理機能と、ランダムアクセスメモリ上の受信データを、フラッシュメモリのバックアップエリアに書き込む機能と、このフラッシュメモリのバックアップエリアの受信データを、このフラッシュメモリの主プログラム用領域に書き込む機能とを設けて構成した。

【0010】また、第2には、前記CPUのメインメモリを構成するフラッシュメモリ及びランダムアクセスメモリとを備え、前記フラッシュメモリは一括消去可能なメモリエリア単位で主プログラム用領域、バックアップ用領域、フラグ領域に分けると共に、前記CPUには、通信回線よりダウンラインロードを行う時に、その受信データをメインメモリにおけるランダムアクセスメモリに取り込む処理機能と、ランダムアクセスメモリ上の受信データを、フラッシュメモリのバックアップエリアに書き込む機能と、このフラッシュメモリのバックアップエリアの受信データを、このフラッシュメモリの主プログラム用領域に書き込む機能と、これらの処理を進める際にその処理を実施したことを示す情報を履歴状態情報として、フラッシュメモリのフラグ領域に書き込んで保存する機能とを設けて構成した。

【0011】

【作用】第1の構成においては、通信回線よりダウンラインロードを行う時に、その受信データを、CPUはメインメモリにおけるランダムアクセスメモリに取り込む。そして、CPUはランダムアクセスメモリ上の受信データを、フラッシュメモリのバックアップエリアに書き込んでバックアップした後に、さらにフラッシュメモリのバックアップエリア上の受信データを、このフラッ

シュメモリの主プログラム用領域に書き込む。

【0012】本発明では、CPUのメインメモリをフラッシュメモリとランダムアクセスメモリとで構成しており、前記フラッシュメモリは一括消去可能なメモリエリア単位で主プログラム用領域、バックアップ用領域に分けてあり、通信回線よりダウンラインロードを行う時に、その受信データをメインメモリにおけるランダムアクセスメモリに取り込み、この取り込んだ受信データは、フラッシュメモリのバックアップエリアに書き込んでから、このバックアップエリア上の受信データを、このフラッシュメモリの主プログラム用領域に書き込んで更新を終了する。このように受信データをフラッシュメモリのバックアップ用領域に書き込むことで、プログラム更新中に停電等があっても、更新データを失わずに済むようにして、ホスト側からの更新データの再送を最小限にとどめることができるようになる。

【0013】また、メインメモリにフラッシュメモリを使用し、このフラッシュメモリに主プログラムを保持させるようにしたから、外部記憶装置等が不要となり、システムコストが安価になるといった効果が得られる。

【0014】また、第2の構成においては、通信回線よりダウンラインロードを行う時に、その受信データを、CPUはメインメモリにおけるランダムアクセスメモリに取り込む。そして、CPUはランダムアクセスメモリ上の受信データを、フラッシュメモリのバックアップエリアに書き込んでバックアップした後に、さらにフラッシュメモリのバックアップエリア上の受信データを、このフラッシュメモリの主プログラム用領域に書き込む。また、この時の処理の各段階毎にCPUはフラッシュメモリのフラグ領域に処理の履歴情報を書き込む。

【0015】本発明では、CPUのメインメモリをフラッシュメモリとランダムアクセスメモリとで構成しており、前記フラッシュメモリは一括消去可能なメモリエリア単位で主プログラム用領域、バックアップ用領域に分けてあり、通信回線よりダウンラインロードを行う時に、その受信データをメインメモリにおけるランダムアクセスメモリに取り込み、この取り込んだ受信データは、フラッシュメモリのバックアップエリアに書き込んでから、このバックアップエリア上の受信データを、このフラッシュメモリの主プログラム用領域に書き込んで更新を終了する。

【0016】そして、これらの処理を進める際にその処理を実施したことを示す情報を履歴状態情報として、フラッシュメモリのフラグ領域に書き込んで保存することから、システムの立ち上げ時にフラグ領域にある履歴状態情報をチェックし、どの段階の処理を完了しているかをチェックし、その段階に応じて主プログラムの実行、バックアップエリアの受信データの主プログラム用領域への転送、ダウンラインロードの再実行と云った段階のいずれかを行うことで、主プログラムの更新の際に、更

新処理が不十分であるために暴走等を起こす危険を回避できるようになると共に、受信データをフラッシュメモリのバックアップ用領域に書き込むことで、プログラム更新中に停電等があっても、更新データを失わずに済むようになり、ホスト側からの更新データの再送を最小限にとどめることができるようになる。

【0017】

【実施例】以下、本発明の実施例について、図面を参照して説明する。ここで本発明の特徴を説明しておく、本発明においては、主プログラムを更新するにあたり、通信回線を介してホスト側より受信した主プログラムを保持させるために、ハードディスク装置等のような大容量外部記憶装置を使用せず、CPUのメインメモリとしてフラッシュメモリとランダムアクセスメモリ(RAM)とを用いて、RAMに受信データを取り込み、これをさらにフラッシュメモリに取り込むことで、大容量外部記憶装置がなくとも主プログラムの更新を実施できるようにしている。

【0018】ダウンラインロード時の更新データをメインメモリに転送するプログラムは読出し専用メモリ(ROM)に格納しておき、これをCPUに実行させることで、更新データをメインメモリに転送する処理の実行を可能にし、また、前記フラッシュメモリは一括消去可能なメモリエリア単位で主プログラム用領域、バックアップ用領域、フラグ領域に分け、通信回線よりダウンラインロードを行う時は、その受信データをメインメモリにおけるRAMに取り込み、その後、ROM上の転送プログラムを使用してCPUにランダムアクセスメモリ上の受信データを、フラッシュメモリのバックアップエリアに書き込ませ、その後、このバックアップエリア上の受信データを主プログラム用領域に書き込むように制御させ、また、これらの処理を進める際にその処理を実施したことを示す情報を履歴状態情報として、フラッシュメモリのフラグ領域に書き込んで保存する処理を実施させるようにした。

【0019】そして、システムの立ち上げ時にフラグ領域にある履歴状態情報をチェックし、どの段階の処理を完了しているかをチェックし、その段階に応じて主プログラムの実行、バックアップエリアの受信データの主プログラム用領域への転送、ダウンラインロードの再実行と云った段階のいずれかを行うようにし、主プログラムの更新の際に、更新処理が不十分であるために暴走等を起こす危険を回避できるようにした。

【0020】また、本発明においては、主プログラムをフラッシュメモリ(電氣的に一括消去と書き込みができる大容量半導体メモリ素子)上に格納して使用する構成としており、フラッシュメモリは所定の記憶エリア単位(以下、ブロックと云う)で記憶データを電氣的に一括消去できるので、主プログラムも更新する場合に、上記ブロックの単位で更新し、変更のないブロックは更新し

ないようにして、更新の必要のあるブロックのみダウンロードする。

【0021】これにより、更新を必要最小限の範囲で実施できるようにして、効率的な更新処理が行えるようにしている。ROMの転送プログラムは、まず、RAM内にあるブロック単位の受信データ（ホスト側から送られてきた更新すべきデータ）をフラッシュメモリの空きエリアであるバックアップエリアへ転送し、次に同じデータブロックを実際に変更の必要な主プログラムの該当ブロックへ転送するように制御するプログラムである。

【0022】本システムでは、ダウンロードにより、ホスト側から更新データを受取り、メインメモリを構成するフラッシュメモリに更新記憶させるが、更新記憶させるまでの一連の動作中に停電等による異常終了によりシステムが破壊されるのを防止するため、各動作ステップ毎にフラッシュメモリ上に設けたフラグエリアに、その動作過程での様々な履歴をフラグとして書き込み、どのフラグが立っているか調べることにより、動作途中で異常終了した場合の中断がどの状態において発生したかを知ることができるようにし、このフラグとフラッシュメモリにおけるバックアップエリアに残した更新データを用いることで、更新データの更新中における異常終了発生時においても、更新データの復元と、正常に更新データに置き換えることができるようにして、システムの保護を行っている。

【0023】そのため、本発明によれば、メインメモリ用フラッシュメモリにある主プログラムにより、通信回線を介してブロック単位で受信される主プログラムの更新データを一旦、RAMへ転送し、その後、ROM上の転送プログラムを実行して、RAM内のデータブロックをメインメモリ用フラッシュメモリのバックアップエリアに転送し、その後、実際の主プログラムの変更の必要なブロックへ転送するように制御しているため、ブロック毎に主プログラムのダウンロードを行うことができるようになる。

【0024】具体的に本発明を説明する。図1は、本発明の通信端末装置のシステム構成例を示すブロック図である。この図では、CPUを制御の中枢に使用しているシステムの構成例を示しており、主要な構成要素を示している。図1において、1はCPU（マイクロプロセッサ）、2は電氣的に一括消去および書き込みのできるフラッシュメモリであって、本CPUシステムのメインメモリ（主メモリ）の一部を占めるものであり、CPU1に実行させる主プログラムなどを格納するための用意してある。フラッシュメモリ2は比較的大容量、かつ、読出しが高速なため、メインメモリとして従来のROMからの置き換えに最適である。

【0025】3はプログラム実行時にワーキングエリアや、データの一時保持のために使用するメモリであり、RAM（ランダムアクセスメモリ）により構成されてい

て、ダウンロード時は、受信したプログラムの一部（データブロック）を一時的に記憶するものである。このRAM 3はCPUを中枢にする通信端末装置のシステム構築をする上で必須のメモリであり、ダウンロード専用ではなく、メインメモリの一部として位置付けられているもので、ダウンロードにも流用する汎用メモリであるから、システムのコストアップにはならず、メモリ資源の効率的な活用が図れる。

【0026】4はROMであり、ダウンロード時に前記データブロックをフラッシュメモリ2へ転送するためのプログラムなどを格納した読出し専用のメモリである。このROM 4はダウンロードプログラム専用ROMとなるが、プログラムの機能がCPUシステム内のデータ転送専用のため、小容量のメモリで良い。

【0027】また、5は回線制御回路であり、通信回線やモデムとのインタフェースをとるもので、通信回線を介してホスト側システムや他の通信端末とデータやコマンドなどの授受をすることができる。

【0028】6は操作部であり、コマンドキーやデータキーなどの入力操作のためのキーを備えている。そして、この操作部6のキーを入力操作することにより、CPU1にコマンドなどを与えることができる。

【0029】7は表示部であり、CPU 1による制御のもとに、必要な表示を行うものである。図2は、フラッシュメモリ2のメモリエリア分割構造を示す例であり、フラッシュメモリ2はそのメモリエリアを、フラッシュメモリの一括消去可能な単位でつぎのように用途を決めてある。すなわち、フラッシュメモリの一括消去可能な単位が図2に示すように、A1、A2、～An、～An+1、An+2であるとする、A1からAnまでのn個分を主プログラムを格納するデータブロックとして用い、An+1をダウンロード時に更新データを一時保持するために使用するバックアップエリア、そして、An+2をダウンロードの経過状況を履歴として残すためのフラグエリアとして利用する構成としてある。

【0030】主プログラムはn個に分割してあり、これら各分割された主プログラムがA1からAnまでのn個分のデータブロック1～nに順に格納される。主プログラムは、通常複数のタスクに分割されたソフトウェアの集合からなるため、プログラム修正等が生じた場合、一部のソフトウェアの集合（プログラムモジュール）の修正するだけで済むため、前記ブロック構造としても、ほとんどの場合、1つのブロックを修正するだけでプログラムの更新が行われる。

【0031】つまり、主プログラムは、通常、複数のタスクに分割してそれぞれソフトウェアモジュールとして扱うので、プログラム修正等が生じた場合、各ソフトウェアモジュールのうち、手直しの必要となったモジュールについて修正を加えてそのモジュールと置き換えれば

良い。

【0032】そして、フラッシュメモリ2の場合、そのメモリエリアは、所定のメモリサイズ単位で領域分割して、その領域分割された単位で記憶データの一括消去ができ、消去された領域は再び順にデータの書き込みが行えるものであるため、主プログラムを図2のようなブロック構造に合わせたモジュールに分けて、フラッシュメモリ2の領域分割された一括消去単位に合わせるようにすると、フラッシュメモリ2の一括消去単位で内容を消去して新しいモジュールと入れ替えることで更新を済ませることができ、全体を更新する必要がなく、一部を入れ替えるだけであるので、ダウンラインロードを行う上で便利である。また、このようにするとメモリの構成や通信回線を使用する上で効率的でもある。

【0033】本システムでは、ダウンラインロードにより、ホスト側から更新データを受取り、メインメモリを構成するフラッシュメモリ2に更新記憶させるが、更新記憶させるまでの一連の動作中に停電等による異常終了によりシステムが破壊されるのを防止するため、各動作ステップ毎にフラッシュメモリ2のメモリエリアに設けたフラグエリアに、その動作過程での様々な履歴をフラグとして書き込み、どのフラグが立っているかで、動作途中で異常終了した場合の中断がどの状態において発生したかを知ることができるようにし、このフラグとフラッシュメモリ2におけるバックアップエリアに残した更新データを用いることで、更新データの更新中における異常終了発生時においても、更新データの復元と、正常に更新データに置き換えることができるようにして、システムの保護を行っている。

【0034】ここで、ダウンラインロードの動作を図3および図4のフローチャートを参照して詳細に説明する。まず、通信回線を通して主プログラムの更新データが受信（ダウンラインロード）されると、CPU 1はこの受信した主プログラムを一旦、RAM 3へ書き込む（ステップ102）。ここで受信異常の場合は異常終了となり、これにより、CPU 1は再度ダウンラインロードを初めからやり直す（ステップ103）。

【0035】正常に受信が終了した場合は、CPU 1はフラッシュメモリ2内のフラグエリアにバックアップ開始のフラグを設定する（ステップ104）。フラッシュメモリ2はデータ消去・書き込みの状態の時は内部のデータを読み出すことは出来ないため、この設定はCPUシステムにおけるROM 4に転送プログラムを予め格納しておき、このROM 4の転送プログラムをCPU 1に実行させることで行うようにする。また、ROM 4には転送プログラムの他に、更新された主プログラムの実行に入る前の立ち上げプログラムなどを含めておくようにしても良い。

【0036】ダウンラインロードが実施されると、CPU 1は転送プログラムを実行してRAM 3内に格納

してある主プログラムの更新データをフラッシュメモリ2のバックアップエリアへ転送する（ステップ105）。更新データはフラッシュメモリ2のデータブロック単位でバックアップエリアへ転送できるので、修正のあったデータブロックについて転送を行えば良い。これでフラッシュメモリ2のバックアップエリアに対して、更新データの格納を終える。これは停電や誤動作により、更新データを失うことのないようするための安全対策である。

【0037】転送が正常に終了後、CPU 1はフラグエリアに転送フラグを設定する（ステップ106）。次に、CPU 1はフラッシュメモリ2におけるデータブロックへの更新データの書き込みを行う。これはフラッシュメモリ2におけるデータブロックへの正式なデータ更新処理段階に相当する。すなわち、CPU 1はRAM 3に保持されている更新データを読み出し、フラッシュメモリ2における実際に更新するデータブロックに対してこの読み出した更新データを転送する（ステップ107）。これにより、フラッシュメモリ2におけるバックアップエリアにRAM 3の更新データをバックアップ用として確保した状態で、RAM 3の更新データをフラッシュメモリ2における実際に更新するデータブロックに対して転送することができる。

【0038】ここで転送が正常に終了したら、CPU 1はフラッシュメモリ2におけるフラグエリアへ終了フラグを設定してダウンラインロードを完了する（ステップ108）。

【0039】ダウンラインロード終了後、システムをメインメモリに切り替えて再起動し、主プログラムの更新を終了する。このように、本システムでは、ダウンラインロードにより、ホスト側から更新データを受取り、メインメモリを構成するフラッシュメモリ2に更新記憶させるが、更新記憶させるまでの一連の動作中に停電等による異常終了によりシステムが破壊されるのを防止するため、各動作ステップ毎にフラッシュメモリ2のメモリエリアに設けたフラグエリアに、その動作過程での様々な履歴をフラグとして書き込み、どのフラグが立っているかで動作途中で異常終了した場合の中断がどの状態において発生したかを知ることができるようにし、このフラグとフラッシュメモリ2におけるバックアップエリアに残した更新データを用いることで、更新データの更新中における異常終了発生時においても、更新データの復元と、正常に更新データに置き換えることができるようにして、システムの保護を行っている。

【0040】そして、は電源投入時にこのフラグの状態から次の動作を行うことで、主プログラムの更新が旨くいない場合にシステムが暴走するのを未然に防ぎ、正しく更新してから立ち上げることを可能にしている。

【0041】その動作をつぎに説明する。まず、電源が

11

投入されると、CPU 1は主プログラムのシステム診断ルーチンを実施し、フラッシュメモリ2におけるフラグエリアをチェックして、終了フラグがONとなっているかを調べる。CPU 1は終了フラグのチェックを行った結果、終了フラグがONであったときは前回のダウンラインロードが正常終了していると判断し、フラッシュメモリ2におけるデータブロックにある主プログラムの実行による通常のプログラム動作を開始する(図4ステップ202)。

【0042】ここで終了フラグがONしていない場合、CPU 1はダウンラインロード中に中断されたと判断し、ステップ203へ移行する。そして、このステップ203での処理においてCPU 1はフラッシュメモリ2におけるフラグエリアの転送フラグを確認し、この転送フラグがONであればデータブロックの更新中に更新処理が中断したと判断し、フラッシュメモリ2におけるバックアップエリアにある更新データを一旦、RAM 3へ転送する(ステップ206)。そして、転送が済んだならば、CPU 1は次に改めてステップ107からの処理をやり直す。

【0043】ステップ203での処理において、CPU 1はフラッシュメモリ2におけるフラグエリアの転送フラグがOFFであった場合はステップ204の処理に移り、フラッシュメモリ2におけるフラグエリアのバックアップフラグを確認する。

【0044】その結果、バックアップフラグがONであった場合は、バックアップ中に中断したと判断する。すなわち、フラッシュメモリ2におけるバックアップエリアに、RAM 3から更新データを転送中に、その処理が中断したと判断する。そして、CPU 1は異常終了する。この場合、更新データのダウンラインロードを最初からやり直す必要がある。

【0045】ダウンラインロードを最初からやり直す場合には、ホスト側に更新データの再送を要求する。この要求は立ち上げに失敗した場合に、自動的にCPU 1が実施するか、あるいは通信端末装置を操作して手動により行うようにする。

【0046】一方、ステップ204の処理において、バックアップフラグがOFFであった場合には、CPU 1はダウンラインロードが実施されていないと判断し、通常プログラムを実行する(すなわち、フラッシュメモリ2におけるデータブロックにある主プログラムを実行する)。

【0047】この立ち上げ動作により、ダウンラインロードが実施された場合において、停電等により、どのタイミングで異常終了が生じたとしても、暴走を防止できてシステムを確実に保護することができるようになる。

【0048】以上説明したように本実施例は、メインメモリにフラッシュメモリとRAMを使用し、また、ダウンラインロード時の更新データをメインメモリに転送す

12

るプログラムをROMに格納すると共に、フラッシュメモリは一括消去可能なメモリエリア単位で主プログラム用領域、バックアップ用領域、フラグ領域に分け、通信回線よりダウンラインロードを行う時は、その受信データをメインメモリにおけるRAMに取り込み、その後、ROM上の転送プログラムを使用してRAM上の受信データを、フラッシュメモリのバックアップエリアに書き込み、その後、ROM上のプログラムによりフラッシュメモリのバックアップエリアにある受信データを主プログラム用領域に書き込むようにし、また、これらの処理を進める際にその処理を実施したことを示す情報を履歴状態情報として、フラッシュメモリのフラグ領域に書き込んで保存するようにした。そして、システムの立ち上げ時にフラグ領域にある履歴状態情報をチェックし、どの段階の処理を完了しているかをチェックし、その段階に応じて主プログラムの実行、バックアップエリアの受信データの主プログラム用領域への転送、ダウンラインロードの再実行と云った段階のいずれかを行うようにし、主プログラムの更新の際に、更新処理が不十分であるために暴走等を起こす危険を回避できるようにした。

【0049】また、バックアップエリアに更新すべきデータが保存されるので、この保存までの段階での処理に異常がなければ、ホストシステム側から更新データをダウンラインロードすることなく、主プログラムの更新ができるようにした。また、更新データはフラッシュメモリの一括消去可能なメモリエリア単位で更新するようにした。そのため、主プログラムを更新するにあたって更新すべきデータ量を最小限にすることができ、能率的なデータ転送を行うことができる他、更新データはフラッシュメモリの一括消去可能なメモリエリア単位で行うので、更新の際の処理も能率的に実施できる。また、更新データを受信するに、メインメモリのRAM領域を使用するので、外部記憶装置等が不要であり、システムコストを低く抑えることができると云った利点が得られる。

【0050】そのため、本装置によれば、安価にシステム構成することができ、かつバックアップと各動作状態を保存したことで、システム更新中の停電等によるシステム破壊をチェックすることが出来、信頼性が向上する他、通信端末装置のメンテナンス性の大幅な向上を図ることができるようになる。なお、本発明は上述した実施例に限定することなく、その要旨を変更しない範囲内で適宜変形して実施し得るものである。

【0051】

【発明の効果】以上説明したように本発明によれば、ダウンラインロードにより主プログラム等の更新を行うようにした通信端末装置において、安価にそのシステムを構成することができ、かつバックアップと各動作状態を保存したことで、システム更新中の停電等によるシステ

10

20

30

40

50

13

ム破壊をチェックすることが出来、信頼性が向上する  
他、通信端末装置のメンテナンス性の大幅な向上が図れる  
利点がある。

【図面の簡単な説明】

【図1】本発明の実施例を説明するための図であって、  
本発明の通信端末装置のCPUシステムの一部を示す例  
である。

【図2】本発明の実施例を説明するための図であって、  
本発明に適用するフラッシュメモリの分割構造例を示す  
図。

【図3】本発明の実施例を説明するための図であって、\*

10


\* 本発明のダウンラインロードを説明するためのフローチャート。

【図4】本発明の実施例を説明するための図であって、  
本発明のシステム保護動作を説明するためのフローチャート。


【符号の説明】

- 1…CPU
- 2…フラッシュメモリ
- 3…RAM
- 4…ROM
- 5…回線制御回路


【図1】



【図2】



【図3】



【図4】

